디지털 공학 3주차

  Logic gate(논리 게이트)는 Boolean algebra를 물리적 장치에 구현한 것으로, 하나 이상의 논리적 입력값에 대해 논리 연산을 수행하여 하나의 논리적 출력값을 얻는 전자회로를 말합니다. Input과 Output의 관계를 Boolean equation(논리식)이나 Truth table(진리표)로 표현할 수 있습니다.

  전자회로에서 0과 1을 나타내기 위해 Logic levels가 도입이 됩니다. 0V부터 어디까지를 0으로, 어디부터 최대 V까지를 1로 나타낸다는 식으로 범위를 정하는 것입니다. 위 그림에서 흰색의 Forbidden Zone 위에 있는 범위 안의 전압을 인가하면 '1', 밑에 있는 범위 안의 전압을 인가하면 '0'이 출력이 됩니다.

  Noise Margins은 Output을 하는 Driver와 Input을 하는 Receiver간의 Logic levels의 차이를 말하는 것입니다. Driver를 통과한 신호는 노이즈가 있을 가능성이 있는데 Receiver의 Input 범위가 넓기 때문에 노이즈를 어느 정도 받아드릴 수 있다는 말입니다. 이를 위해 Noise Margins 값이 항상 양수이여야 합니다.

   그림 (a),(b)는 NOT 게이트의 Transfer Characteristics (직류 전달 특성)과 Logic levels를 나타낸 그래프입니다. 그래프에서 V_DD는 최고 인가 전압을 뜻합니다. (a)는 이상적인 상황일 때의 그래프이고 (b)는 실제 상황일 때의 그래프입니다. 이런 차이가 나타나는 이유는 게이트(소자)에서 Delay time이 존재하기 때문입니다. 실제로 전류가 흐르는데 시간이 필요한 것도 Delay time에 속합니다. 이렇게 "logic high", "logic low", V_OH (output high), V_OL (output low), V_IH (input high) voltages, and NM 등을 정하는 것을 Static discipline라고 합니다.

  Family IC(패밀리 집적 회로)는 한 Family에 속하는 여러 소자들이 Family의 Static discipline에 따라 호환성 있게 작동되는 회로를 의미합니다. 그렇기 때문에 다른 종류 소자를 사용하는 것보다 같은 종류 소자끼리 사용하면 타이밍이나 전원특성 등이 맞기 때문에 안정합니다. 대표적인 Logic family는 TTL, CMOS, LVTTL, LVCMOS가 있습니다.

  회로의 종류는 Combinational circuit(조합회로), Sequential circuit(순서회로)로 나눌 수 있습니다. 먼저 Combinational circuit(조합회로)는 입력에 의해서만 출력이 결정되는 회로이며 메모리소자가 필요 없습니다. 

  반면에 Sequential circuit(순서회로)는 현재의 입력과 현재 회로의 상태에 의해서 출력이 결정되는 회로이며 메모리소자가 필요합니다. 메모리소자 덕분에 피드백이 가능합니다. 이 회로는 시간의 개념이 포함되어있습니다. 그러니까 회로에 A가 들어가서 B가 왜 나오는 처리방식(Function)을 알아야하고 시간의 관계(Delay Time, Time Specification)를 알아야합니다.

설계의 고려요소

1. 기능(프로세스)과 딜레이
2. 입력과 출력의 망, 관계(네트워크)
3. 어떻게 구성이 되어있는가(element, node)

조합회로의 설계 절차

1. Man-made statement 회로의 기능 제작 (ex.Flow-chart)
2. Truth table ->Boolean 함수(식)으로 변환
3. 간략화(최적화) 적용 (ex.변수조작, karnaugh map[(1),(2)], 콰인-맥클러스키)
4. Symbol gate로 대체 -> 디지털 회로

  

 

 

출처 : Digital Design and Computer Architecture